大家好，我是这番职业考试专家。今天咱们不整那些虚头巴脑的教科书式开场白，直接上干货。大家看这块 74LS74，它是双稳态电路，也就是双稳触发器，好办点说就是个“记忆开关”，三个引脚，分别是时钟、置 0 和置 1。
这玩意儿在数字电路里地位挺高，不管是做计数器、分频器还是逻辑门电路，简直都少不了它。 大量人一听到 74LS，第一反应可能是施密特触发器，实际上那是搞反了。74LS74 本质是个双稳态电路，它有两个稳态，那就是 0 态和 1 态。
只要有一个输入被拉高要么拉低，电路就会乖乖地在那儿停住，要不就你给它一个合适的时钟信号。
这就像是一个自动售货机的投币口，没投币就站在原地不动，一投币它就弹出一个商品。时钟线就是那个投币口，一旦接了时钟，这个机器就启动干活了。 咱们先看看它的内部结构。别看画个电路图看着像一堆三极管和电阻，但核心就是一个 D 触发器。D 触发器有个特征，是边沿触发，也就是在边沿上升沿触发。时钟线有个相位，前面那个叫上升沿，后面那个叫下降沿。当你的时钟频率是 100MHz 时，你要保证时钟信号在 0.1 微秒以上才有效，否则门电路就扛不住了。
这时候你得选定时器的相位，上升沿要么下降沿都行，选哪个就用哪个，别混着拿。 那它到底是如何工作的呢？当两个状态都不有效的时候，也就是没接时钟，电路会自动维持原来的状态。
比如你让它停在 0 的稳态，那只要没时钟信号，它就一直保持 0。
这时候你就给它一个时钟脉冲，比如上升沿，门电路就工作，D 端的值就会留在寄存器里，然后翻转。
这时候你就在写数据。
要是时钟是下降沿，D 端的值就会提前被读取并翻转。等你等一个时钟周期后，它又回到原来的状态。
故此，时钟线连接的好坏，直接拍板了寄存器能不能正常工作。 这玩意儿还有个特别的地方，就是它的传播延迟。数据从输入端传到输出端有个工夫，这叫传播延迟。
要是时钟忒快，超过这个延迟工夫，数据就抓不到位，寄存器就失效了。
故此选型的时候，时钟频率要是 50MHz 的，你得确保你的寄存器传播延迟是 20ns 或更小。
要是忒慢了，那它就是个慢动作电影，跟不上你的逻辑动作。 还有，它是个 JK 锁存器，只是加了时钟管住。JK 锁存器在不同情况下行为不一样，但在双稳态的时钟管住下，它就变成了 D 锁存器。
不过有个难题，JK 锁存器本身是个透明锁存器，时钟引脚一悬空要么乱接，电路就是个无锁存器，D 端的信号会直接反映在输出上，这会挺悬。
故此用 JK 锁存器做寄存器时，时钟管脚得接上，最好接上低电平，让电路一辈子处于有锁存的状态。 为了让大家更直观地理解，咱们来看个数据。假设我们要构建一个好办的计数器。先选 74LS74 做计数器。假设你的时钟是 100MHz，那寄存器占用了 10ns。计数器寄存器占 10ns，那 7474 就得占 10ns，总共 20ns。20ns 的延迟，在 50MHz 的时钟下，刚好是 2 个周期。
这意味着一搏 50MHz 的时钟，计数器寄存器就失效了。
这就需求你选 100MHz 的寄存器，要么干脆换 33MHz 的时钟。 再举个例子，要是我们要做 100MHz 的寄存器。7474 的延迟是 20ns，100MHz 的周期是 10ns。20ns 大于 10ns，那 7474 肯定不中，出于数据传不那会儿。
这时候你得选 40ns 延迟的寄存器，要么干脆用 100MHz 的时钟源。
比如 74LS262 就是 100MHz 用的，它的延迟是 20ns，刚好适应 50MHz 的时钟，但 100MHz 就不中了。 还有，74LS74 是个双稳态电路，故此它输出的是 S-R 锁存器。S 端是置 0，R 端是置 1。
要是两个与此同时拉低，那就是异步复位，不管有没有时钟，输出直接变成 0。
这在实际应用中是个隐患，得注意别搞混了。 最终总结一下，74LS74 就是个双稳态触发器，有 3 个引脚。它的工作原理是边沿触发，时钟上升沿或下降沿有效。使用时不能悬空，要接上。要注意传播延迟，选对时钟频率和寄存器。JK 锁存器在时钟管住下变成 D 锁存器，但要注意防止无锁存。
总而言之，选对时钟频率，选对寄存器，选对相位，就能让它正常工作。 好了，今天的分享就到这里。考试的时候，大家记得多关切那些数据和参数。希望这能帮你们在模拟考试中更从容一些。
要是还有啥不清楚的，欢迎持续提问。
