咱们聊个硬核电子话题。74HC573 是个老古董里的老古董，也就是常说的 3 个锁存器干得/usr666。它实际上就是一个传统的 SR 锁存器，可是长得秀气多了。
一般/平平 SR 锁存器左边的输入叫 S 对吧，右边的叫 R。老式的逻辑门电路直接接 S，直接接 R，那信号要是与此同时 go 高，要么与此同时 go 低，那门电路就短路了，坏了。
这个 573 不一样，它有个中间那个反转器，专门干这个活。用户左边的输入叫 Q，右边的叫 Q'。
你看，这里有个反相器，跟着输入走。
这就好比两个人步行，一个人走左腿（S），一个人走右腿（R）。
要是两个人与此同时发力，这路就走不了。 那它的结构呢？实际上就比一般/平平 SR 锁存器多了一个反相器。
这个反相器是为了给 S 和 R 之间建道“路”，防止信号打架。
反过来想，SR 锁存器本身也没有 Q 和 Q' 这两个状态，它就是个黑盒子。但 573 有，它有 Q 和 Q' 两路输出。
这俩输出平时是高低电平各占一半，像对半开的水龙头。
要是你给 S 来个高电平，Q 就变高，Q' 就变低。
要是给 R 来个高电平，Q 就变低，Q' 就变高。
这俩状态是互斥的，不会与此同时形成，故此用完了就废了。573 多了个反转器，就是为了保证 Q 和 Q' 不会打架。 那它内部有啥核心电路成分呢？嗯，得说是个 N+ 工艺做的好。
这个工艺的益处是速度快，电流大，功耗低。
一般/平平的 SR 锁存器一般用 P 工艺，那速度就提不上去，功耗还高。573 为了追求速度，采用了 N+ 工艺。但 N+ 工艺有个缺点，就是好办漏电。
要是是做数字电路，功耗管住是挺关键的。
那 573 是如何解决这个难题的呢？它有一个特殊的电容，叫 C1。
这个电容接在 Q 和 VCC 之间。
这个电容的功能挺有意思，它相当于给 Q 加了一个延迟。出于电容充放电有惯性，故此 Q 变高得慢，Q 变低也得慢。
这就好比你用力拉门，门没立马就关，得费点劲儿。
这样做的副功能是，状态变慢，可是状态一旦变了，锁住，就不用再拉门了。
这就是所谓的“锁存”，一旦锁住了，自然也就不再变化了。 那它的 S 和 R 接法呢？一般情况，S 接左边，R 接右边。但有个坑得蹲下来看看。
要是 S 和 R 与此同时输入高电平，门电路短路，这玩意儿就坏了。
故此实际使用中，S 和 R 不能与此同时为高。
那有没有办法避免这个短路？有个办法，就是加一个反相器。加个反相器之后，S 和 R 就不能与此同时为高，出于反相器会让其中一个变成低电平。
这样，S 和 R 就一辈子不可能与此同时为高，短路也就不会形成了。 那具体的引脚定义呢？74HC573 的引脚是 14 引脚。第 1 脚是 VCC，就是电源。第 2 脚是 GND，地。第 3 脚是 S，也就是置位端。第 4 脚是 R，也就是复位端。第 5 脚是 CP，即时钟端。第 6 脚是 CLK，也是时钟端。第 7 脚是 Q，输出端。第 8 脚是 Q'，输出端。第 9 脚是 D，数据输入端。第 10 脚是 E，选择输入端。第 11 脚是 OE，输出使能端。第 12 脚是 E'，时钟使能端。第 13 脚是 CLK'，时钟反相端。第 14 脚是 VCC，电源正极。 那它的 E 和 E' 引脚有啥功能呢？要是 573 的 E 端是高的，那整个器件就生效了，S 和 R 的信号能传到 Q 和 Q' 上。但要是 573 的 E' 端是高的，那整个器件就不生效了，Q 和 Q' 保持之前的状态不变。
这就像个开关，开的时候信号能传那会儿，关的时候信号传不那会儿。 那 CP 端和 CLK 端是一样吗？不一样。CP 端是正时钟，CLK 端是反时钟。CP 端高电平，Q 就变高；CLK 端高电平，Q 就变低。
这俩信号一个是正相，一个是反相，故此它们一辈子不会与此同时为高。
这就像两个人讲话，一个人说“真”，一个人说“假”，不可能与此同时真。 那它的 E' 端是如何接的？一般情况，E' 接 VCC。
为啥呢？出于要防止“骗过”器件。
要是 E' 接低电平，器件就失效了，Q 和 Q' 就保持原样。但要是 E' 接高电平，器件就生效了。
那如何防止骗过？需求在 E' 端加一个反相器。加个反相器之后，E' 端就一辈子接低电平，器件一辈子生效。但这样又有了短路的难题。
不过，这短路是在 E' 和 VCC 之间，不会害得 S 和 R 之间短路。
故此，E' 端加反相器，就能保证器件一辈子有效，与此同时避免 S 和 R 短路。 那 CLK 端和 CLK' 端呢？CLK 端是正常时钟，CLK' 端是反时钟。CLK 端高电平，Q 就变低；CLK' 端高电平，Q 就变高。
这俩信号也是反相的。
要是 CLK 端和 CLK' 端与此同时为高电平，会不会短路？不会，出于一个高一个低，没法与此同时为高。
故此，CLK 和 CLK' 端能够随意接，不会有难题。 那它的 D 端呢？D 端是数据输入端，和一般/平平 SR 锁存器一样。给 D 端输入数据，就能把数据传到 Q 和 Q'。
要是 D 端是高电平，那 Q 就变高。
要是 D 端是低电平，那 Q 就变低。
这跟 S 和 R 的逻辑是一样的。 那它的输出 Q 和 Q' 有啥特征？Q 和 Q' 是互补的。
也就是说，要是 Q 是高，Q' 就是低；要是 Q 是低，Q' 就是高。
这就像一对双胞胎，一个出生一个死亡，一辈子不可能与此同时出生。 那它的应用场景是啥呢？嗯，74HC573 主要用于异步移位寄存器，比如在 74HC575 里，用 74HC573 来驱动。出于 74HC575 本身有个输入使能端，要是使能端是低电平，数据就传不那会儿。而 74HC573 没有这个输入使能端，故此能够用来做移位寄存器的输入局部。 那它的时钟信号接法呢？一般情况，时钟信号接在 CLK 端。
要是 CLK 端是同步的，那 Q 就跟着时钟走。
要是是异步的，那 Q 就不受 CLK 端影响，直接纳 D 端影响。
这就像开车，同步的话，你按喇叭，车就往后挤；异步的话，你按喇叭，车可能不挤，可能往前挤。 那它的 E 端接法呢？一般情况，E 端接 VCC。
要是 E 端是低电平，器件就失效，Q 和 Q' 保持原样。但要是 E 端是高电平，器件就生效，Q 和 Q' 就跟随 S 和 R 的信号变化。 那它的 E' 端接法呢？一般情况，E' 端接 VCC。
要是 E' 端是高电平，器件就生效，Q 和 Q' 就保持原样。但要是 E' 端是低电平，器件就失效，Q 和 Q' 就跟随 S 和 R 的信号变化。 那它的 S 端和 R 端接法呢？S 端接左边的输入，R 端接右边的输入。
要是 S 端是高电平，Q 就变高，Q' 就变低。
要是 R 端是高电平，Q 就变低，Q' 就变高。 那它的 CLK 端和 CLK' 端接法呢？CLK 端接时钟信号，CLK' 端接反时钟信号。
要是 CLK 端是高电平，Q 就变低，CLK' 端是高电平，Q 就变高。 那它的 D 端接法呢？D 端接数据输入。
要是 D 端是高电平，Q 就变高，D 端是高电平，Q 就变高。 那它的输出 Q 和 Q' 接法呢？Q 接输出，Q' 接输出。
要是 Q 是高，Q' 就是低。
要是 Q 是低，Q' 就是高。 那它的封装形式呢？74HC573 是 DIP-14 封装。DIP 就是双列直插封装，就是那种像火柴棍一样的管子。14 脚，从左到右数一下。 那它的引脚分配顺序呢？先说电源，VCC 在最上面。
然后是 GND，最下面。
接着是 S，R，然后是 CP，CLK，D，E，OE，E'，CLK'。 那它的内部结构呢？核心就是 N+ 工艺做的 SR 锁存器，加上一个反相器。
这个反相器是为了防止 S 和 R 与此同时为高。
这个反相器也是 N+ 工艺做的，故此速度快，功耗低。 那它的工作状态呢？平时 Q 和 Q' 是互补的。一旦 S 和 R 有变化，Q 和 Q' 就会跟着变化。
要是 S 和 R 与此同时为高，那门电路就短路，Q 和 Q' 就都变高，芯片就坏了。 那它的应用场景呢？主要用于异步移位寄存器，比如在 74HC575 里，用 74HC573 来驱动。出于 74HC575 本身有个输入使能端，要是使能端是低电平，数据就传不那会儿。而 74HC573 没有这个输入使能端，故此能够用来做移位寄存器的输入局部。 那它的时钟信号接法呢？一般情况，时钟信号接在 CLK 端。
要是 CLK 端是同步的，那 Q 就跟着时钟走。
要是是异步的，那 Q 就不受 CLK 端影响，直接纳 D 端影响。
这就像开车，同步的话，你按喇叭，车就往后挤；异步的话，你按喇叭，车可能不挤，可能往前挤。 那它的 E 端接法呢？一般情况，E 端接 VCC。
要是 E 端是低电平，器件就失效，Q 和 Q' 保持原样。但要是 E 端是高电平，器件就生效，Q 和 Q' 就跟随 S 和 R 的信号变化。 那它的 E' 端接法呢？一般情况，E' 端接 VCC。
要是 E' 端是高电平，器件就生效，Q 和 Q' 就保持原样。但要是 E' 端是低电平，器件就失效，Q 和 Q' 就跟随 S 和 R 的信号变化。 那它的 S 端和 R 端接法呢？S 端接左边的输入，R 端接右边的输入。
要是 S 端是高电平，Q 就变高，Q' 就变低。
要是 R 端是高电平，Q 就变低，Q' 就变高。 那它的 CLK 端和 CLK' 端接法呢？CLK 端接时钟信号，CLK' 端接反时钟信号。
要是 CLK 端是高电平，Q 就变低，CLK' 端是高电平，Q 就变高。 那它的 D 端接法呢？D 端接数据输入。
要是 D 端是高电平，Q 就变高，D 端是高电平，Q 就变高。 那它的输出 Q 和 Q' 接法呢？Q 接输出，Q' 接输出。
要是 Q 是高，Q' 就是低。
要是 Q 是低，Q' 就是高。 那它的封装形式呢？74HC573 是 DIP-14 封装。DIP 就是双列直插封装，就是那种像火柴棍一样的管子。14 脚，从左到右数一下。 那它的引脚分配顺序呢？先说电源，VCC 在最上面。
然后是 GND，最下面。
接着是 S，R，然后是 CP，CLK，D，E，OE，E'，CLK'。 那它的内部结构呢？核心就是 N+ 工艺做的 SR 锁存器，加上一个反相器。
这个反相器是为了防止 S 和 R 与此同时为高。
这个反相器也是 N+ 工艺做的，故此速度快，功耗低。 那它的工作状态呢？平时 Q 和 Q' 是互补的。一旦 S 和 R 有变化，Q 和 Q' 就会跟着变化。
要是 S 和 R 与此同时为高，那门电路就短路，Q 和 Q' 就都变高，芯片就坏了。 那它的应用场景呢？主要用于异步移位寄存器，比如在 74HC575 里，用 74HC573 来驱动。出于 74HC575 本身有个输入使能端，要是使能端是低电平，数据就传不那会儿。而 74HC573 没有这个输入使能端，故此能够用来做移位寄存器的输入局部。 那它的时钟信号接法呢？一般情况，时钟信号接在 CLK 端。
要是 CLK 端是同步的，那 Q 就跟着时钟走。
要是是异步的，那 Q 就不受 CLK 端影响，直接纳 D 端影响。
这就像开车，同步的话，你按喇叭，车就往后挤；异步的话，你按喇叭，车可能不挤，可能往前挤。 那它的 E 端接法呢？一般情况，E 端接 VCC。
要是 E 端是低电平，器件就失效，Q 和 Q' 保持原样。但要是 E 端是高电平，器件就生效，Q 和 Q' 就跟随 S 和 R 的信号变化。 那它的 E' 端接法呢？一般情况，E' 端接 VCC。
要是 E' 端是高电平，器件就生效，Q 和 Q' 就保持原样。但要是 E' 端是低电平，器件就失效，Q 和 Q' 就跟随 S 和 R 的信号变化。 那它的 S 端和 R 端接法呢？S 端接左边的输入，R 端接右边的输入。
要是 S 端是高电平，Q 就变高，Q' 就变低。
要是 R 端是高电平，Q 就变低，Q' 就变高。 那它的 CLK 端和 CLK' 端接法呢？CLK 端接时钟信号，CLK' 端接反时钟信号。
要是 CLK 端是高电平，Q 就变低，CLK' 端是高电平，Q 就变高。 那它的 D 端接法呢？D 端接数据输入。
要是 D 端是高电平，Q 就变高，D 端是高电平，Q 就变高。 那它的输出 Q 和 Q' 接法呢？Q 接输出，Q' 接输出。
要是 Q 是高，Q' 就是低。
要是 Q 是低，Q' 就是高。 那它的封装形式呢？74HC573 是 DIP-14 封装。DIP 就是双列直插封装，就是那种像火柴棍一样的管子。14 脚，从左到右数一下。 那它的引脚分配顺序呢？先说电源，VCC 在最上面。
然后是 GND，最下面。
接着是 S，R，然后是 CP，CLK，D，E，OE，E'，CLK'。 那它的内部结构呢？核心就是 N+ 工艺做的 SR 锁存器，加上一个反相器。
这个反相器是为了防止 S 和 R 与此同时为高。
这个反相器也是 N+ 工艺做的，故此速度快，功耗低。 那它的工作状态呢？平时 Q 和 Q' 是互补的。一旦 S 和 R 有变化，Q 和 Q' 就会跟着变化。
要是 S 和 R 与此同时为高，那门电路就短路，Q 和 Q' 就都变高，芯片就坏了。 那它的应用场景呢？主要用于异步移位寄存器，比如在 74HC575 里，用 74HC573 来驱动。出于 74HC575 本身有个输入使能端，要是使能端是低电平，数据就传不那会儿。而 74HC573 没有这个输入使能端，故此能够用来做移位寄存器的输入局部。 那它的时钟信号接法呢？一般情况，时钟信号接在 CLK 端。
要是 CLK 端是同步的，那 Q 就跟着时钟走。
要是是异步的，那 Q 就不受 CLK 端影响，直接纳 D 端影响。
这就像开车，同步的话，你按喇叭，车就往后挤；异步的话，你按喇叭，车可能不挤，可能往前挤。 那它的 E 端接法呢？一般情况，E 端接 VCC。
要是 E 端是低电平，器件就失效，Q 和 Q' 保持原样。但要是 E 端是高电平，器件就生效，Q 和 Q' 就跟随 S 和 R 的信号变化。 那它的 E' 端接法呢？一般情况，E' 端接 VCC。
要是 E' 端是高电平，器件
